Samsung onthulde zijn plannen op het gebied van halfgeleiders op een conferentie in de Verenigde Staten. Hij liet een routekaart zien die een geleidelijke overgang laat zien naar 7 nm LPP (Low Power Plus), 5 nm LPE (Low Power Early), 4 nm LPE/LPP en 3 nm Gate-All-Around Early/Plus-technologie.
De Zuid-Koreaanse gigant zal in de tweede helft van volgend jaar beginnen met de productie van 7nm LPP-technologie, die EUV-lithografie zal gebruiken, terwijl tegelijkertijd concurrent TSMC de productie wil starten met een verbeterd 7nm+ proces en risicovolle productie wil starten met een 5nm-proces .
Samsung zal eind 5 chipsets gaan produceren met het 2019nm LPE-proces en in 4 het 2020nm LPE/LPP-proces. Het is de 4nm-technologie die de laatste technologie zal worden die FinFET-transistors zal gebruiken. Verwacht wordt dat zowel het 5nm- als het 4nm-proces de omvang van de chipset zullen verkleinen, maar tegelijkertijd de prestaties zullen verhogen en het verbruik zullen verminderen.
Beginnend met 3 nm-technologie zal het bedrijf overstappen op zijn eigen MBCFET (Multi Bridge Channel FET) GAA (Gate All Around) architectuur. Als alles volgens plan verloopt, moeten chipsets in 3 geproduceerd worden via het 2022nm-proces.
